宣讲单位：长沙景嘉微电子股份有限公司 工商查询

1.在老员工的指导下完成射频、天线方案评估、仿真设计、射频电路、天线调测；

2.产品导入生产制造，解决批产问题；

3.按照项目质量要求完成开发过程文档编写并归档；

4.支撑系统联试，辅助解决联试中的故障。

1.硕士及以上学历，电子科学与技术、通信工程 、电子信息、集成电路等相关专业；

2.有相关仿真经验；

3.扎实的电磁场与微波理论基础；

4.至少熟悉电磁仿真软件HFSS，CST，FEKO中的1种。

网申投递（9月-10月）

简历/笔试筛选（9月中旬-10月初）

面试考核（9月下旬-10月）

Offer签约（9月下旬开始）

1.负责板卡级、系统级、板卡模块类产品的软硬件测试，包括搭建与维护测试环境，执行测试并提交缺陷，跟进闭环，确保问题可追溯；

2.整理质量数据，编写测试报告，分析总结检验文档，提出改进建议，参与产品需求评审，设计测试用例，输出测试文档；

3.完善产品的软、硬件测试标准和测试方案；

4.与项目负责人，开发，质量等周边角色积极有效沟通，从测试专业角度识别项目风险项，驱动问题解决，保障项目成功高质量交付；

5.利用主流大模型和AI编程助手辅助测试用例生成、脚本生成和数据生成，提升测试效能。

1.硕士及以上学历，电子信息、自动化、通信工程、微电子、计算机等相关理工科专业；

2.能看懂硬件原理图，掌握万用表、示波器、频谱仪、逻辑分析仪等基本仪器使用；具备扎实的模数电基础，熟悉各类电子元器件特点及典型应用，至少会使用一种EDA画图工具，能熟练阅读英文技术文档；

3.熟悉常见总线与通信协议，了解高速数字信号处理基本概念（如信号完整性、时序分析）；

4.熟悉C/C++、Python等编程语言，掌握Linux常用操作命令，具备代码阅读和走查能力。了解嵌入式操作系统基本原理，熟悉软件测试基本理论和方法；

5.对产品测试有浓厚兴趣，能吃苦耐劳、有奋斗精神，沟通表达能力强；

6.有电子设计大赛、智能车竞赛、机器人竞赛（如RoboMaster）等竞赛经验，有导师课题或公司电子设计类项目经历，具硬件设计与调试经验，获过电子设计大赛名次者优先。

网申投递（9月-10月）

简历/笔试筛选（9月中旬-10月初）

面试考核（9月下旬-10月）

Offer签约（9月下旬开始）

1.依据项目协议书，在项目前期与客户开展专业技术沟通交流，及时响应客户需求，必要时出差进行联试和排故；

2.参与项目架构设计、FPGA芯片选型推荐，以及软硬件资源、性能、开发工具的评估；

3.按流程、规范完成所承担项目的FPGA工程方案设计、代码编写、仿真、调试及测试验证，参与系统联试，分析、定位及解决联试过程中的问题；

4.承担无线通信基带算法、图像处理、网络通信、高速接口传输、高性能存储等前沿FPGA技术的设计与实现；

5.对项目设计过程中的相关问题进行记录、分析和改进；

6.编写和维护相关设计与体系文档，负责相关技术文档编制，参与技术讨论与交流。

1.硕士及以上学历，电子信息、计算机、自动化、通信等相关专业；

2.精通Verilog/VHDL等硬件描述语言和FPGA设计，能按编码规范编写代码；

3.熟练掌握Xilinx或Altera综合编译软件、ModelSim仿真软件的使用，了解数字电路时序分析原理；

4.具备数电、模电等理论知识，了解硬件电路设计，能看懂硬件电路图，有图卡、信号处理、通信或者存储相关项目的优先；

5.能阅读英文技术文档，善于学习，具有较强的团队合作精神、沟通能力和敬业精神，有较强的承压、分析研究和解决问题的能力。

网申投递（9月-10月）

简历/笔试筛选（9月中旬-10月初）

面试考核（9月下旬-10月）

Offer签约（9月下旬开始）

1.主导芯片前端设计中的面积优化核心工作，聚焦 PPA（功耗、性能、面积）trade-off 分析，制定针对性优化策略并落地执行；

2.参与 RTL 到 GDSII 的前端全流程，重点负责模块级 / 芯片级面积分析、瓶颈定位及优化实现，确保满足项目面积指标；

3.参与 GPU 相关模块的前端设计，验证以及性能瓶颈分析。

1.硕士学历以上，微电子/计算机/电子信息等相关专业； 

2.熟悉芯片设计流程. 数字验证流程，有流片经验优先；

3.熟悉数字IC验证的工作流程，有相关工作经验者优先；

4.熟悉verillog语言开发、perl脚本开发；

5.具有较强的问题分析解决能力，良好的团队沟通能力。

网申投递（9月-10月）

简历/笔试筛选（9月中旬-10月初）

面试考核（9月下旬-10月）

Offer签约（9月下旬开始）

1.主导芯片前端设计中的面积优化核心工作，聚焦 PPA（功耗、性能、面积）trade-off 分析，制定针对性优化策略并落地执行；

2.参与 RTL 到 GDSII 的前端全流程，重点负责模块级 / 芯片级面积分析、瓶颈定位及优化实现，确保满足项目面积指标；

3.参与 GPU 相关模块的前端设计，验证以及性能瓶颈分析。

1.博士学历以上，微电子/计算机/电子信息等相关专业； 

2.熟悉芯片设计流程. 数字验证流程，有流片经验优先；

3.熟悉数字IC验证的工作流程，有相关工作经验者优先；

4.熟悉verillog语言开发、perl脚本开发；

5.具有较强的问题分析解决能力，良好的团队沟通能力。

网申投递（9月-10月）

简历/笔试筛选（9月中旬-10月初）

面试考核（9月下旬-10月）

Offer签约（9月下旬开始）

1.参与数字集成电路设计验证，根据芯片架构和设计规格制定验证计划；

2.根据芯片验证计划展开对待测模块的验证工作，包含测试点提取，验证环境搭建，验证用例开发，参考模型和检查机制开发等；

3.完成验证完备性收敛工作，包含覆盖率模型开发和覆盖率收集分析，最后输出验证报告；

1.硕士学历及以上，微电子、计算机、电子信息、集成电路等相关专业，熟悉大规模集成电路者优先； 

2.了解芯片设计和验证流程，有verilog/systemverilog开发调试经验者优先；

3.有Python、Perl或其他脚本语言应用开发经验，同时还具有C/C++应用开发经验者优先；

4.具有较强的解决问题、调试和分析能力，良好的团队沟通和合作能力。

网申投递（9月-10月）

简历/笔试筛选（9月中旬-10月初）

面试考核（9月下旬-10月）

Offer签约（9月下旬开始）

1.参与数字集成电路设计验证，根据芯片架构和设计规格制定验证计划；

2.根据芯片验证计划展开对待测模块的验证工作，包含测试点提取，验证环境搭建，验证用例开发，参考模型和检查机制开发等；

3.完成验证完备性收敛工作，包含覆盖率模型开发和覆盖率收集分析，最后输出验证报告；

1.博士学历及以上，微电子、计算机、电子信息、集成电路等相关专业，熟悉大规模集成电路者优先； 

2.了解芯片设计和验证流程，有verilog/systemverilog开发调试经验者优先；

3.有Python、Perl或其他脚本语言应用开发经验，同时还具有C/C++应用开发经验者优先；

4.具有较强的解决问题、调试和分析能力，良好的团队沟通和合作能力。

网申投递（9月-10月）

简历/笔试筛选（9月中旬-10月初）

面试考核（9月下旬-10月）

Offer签约（9月下旬开始）

1.独立完成或在相关技术带头人的指导下完成项目相关工作； 

2.进行电子产品需求分析、方案设计、原理图设计、PCB检查；

3.配合软件、FPGA等设计人员进行板级、系统级调试及产品测试；

4.解决设计、生产过程中遇到的质量问题；

5.按流程输出相应文件，完成预定设计目的。

1.硕士及以上学历，电子信息、通信工程、自动化、人工智能等相关专业；

2.有扎实的模数电基础，熟练掌握使用各类电子元器件的特点及典型应用，至少会使用一种EDA画图工具，能熟练阅读英文技术文档；

3.对硬件设计具有浓厚的兴趣，有单片机、ARM、DSP、CPU、SOC、FPGA开发调试经验，具备较强的动手实践和电路分析，解决问题的能力；

4.在校跟随导师或在公司做过电子设计类项目，具有硬件设计与调试经验者优先，获过电子设计大赛奖名次者优先；

5.能吃苦耐劳、有奋斗精神，沟通表达能力强；善于学习，团队合作精神好，有较强的承压能力。

网申投递（9月-10月）

简历/笔试筛选（9月中旬-10月初）

面试考核（9月下旬-10月）

Offer签约（9月下旬开始）

1.独立完成或在相关技术带头人的指导下完成项目相关工作； 

2.进行电子产品需求分析、方案设计、原理图设计、PCB检查；

3.配合软件、FPGA等设计人员进行板级、系统级调试及产品测试；

4.解决设计、生产过程中遇到的质量问题；

5.按流程输出相应文件，完成预定设计目的。

1.博士及以上学历，电子信息、通信工程、自动化、人工智能等相关专业；

2.有扎实的模数电基础，熟练掌握使用各类电子元器件的特点及典型应用，至少会使用一种EDA画图工具，能熟练阅读英文技术文档；

3.对硬件设计具有浓厚的兴趣，有单片机、ARM、DSP、CPU、SOC、FPGA开发调试经验，具备较强的动手实践和电路分析，解决问题的能力；

4.在校跟随导师或在公司做过电子设计类项目，具有硬件设计与调试经验者优先，获过电子设计大赛奖名次者优先；

5.能吃苦耐劳、有奋斗精神，沟通表达能力强；善于学习，团队合作精神好，有较强的承压能力。

网申投递（9月-10月）

简历/笔试筛选（9月中旬-10月初）

面试考核（9月下旬-10月）

Offer签约（9月下旬开始）

1.负责面向AI智能体应用产品的设计、开发与落地，赋能嵌入式软件开发全流程；

2.构建并优化基于大语言模型的智能工作流，实现代码生成、自动化测试、文档生成及缺陷分析等研发环节的智能化；

3.开发和维护智能体核心组件，包括提示词工程、工具调用、记忆管理及多智能体协作机制；

4.搭建并优化检索增强生成（RAG）系统，整合内部技术文档、代码库与历史项目经验，提升智能体在嵌入式领域的专业问答与任务执行能力；

5.与嵌入式软件、硬件、测试等团队紧密协作，深入理解研发痛点，将AI能力无缝集成至现有研发工具链与CI/CD流程中；

6.跟踪AI Agent、大模型及嵌入式系统领域的前沿技术，开展技术预研与原型验证，持续推动内部研发效能提升。

1.硕士及以上学历，计算机、人工智能、软件工程、电子信息、自动化等相关专业；

2.熟练掌握Python编程，具备良好的数据结构与算法基础，熟悉Linux开发环境及Git版本控制；

3.对大语言模型及AI智能体技术有浓厚兴趣，了解Transformer架构、RAG、Function Calling等核心概念；

4.有使用LangChain、LlamaIndex、Dify等AI应用框架进行项目实践或学习经验者优先；

5.了解嵌入式开发基础（如C/C++、ARM架构、RTOS、常见外设接口等）或有相关课程项目、竞赛、实习经历者优先；

6.具备较强的逻辑思维能力、自主学习能力和跨团队沟通协作意识，能主动挖掘业务需求并提出技术解决方案；

7.有全栈开发经验（如React/Vue + Flask/FastAPI）或熟悉Docker容器化部署者优先。

网申投递（9月-10月）

简历/笔试筛选（9月中旬-10月初）

面试考核（9月下旬-10月）

Offer签约（9月下旬开始）

1.参与通用视觉及多模态感知算法的研发与迭代，涵盖目标检测、语义/实例分割、特征提取、多目标跟踪及深度估计等核心任务，支撑多行业业务场景落地；

2.参与前沿AI架构（如Transformer、BEV、大模型多模态感知等）的技术预研与算法创新，探索生成式AI.端到端模型在复杂场景理解与认知中的应用；

3.优化算法模型，解决遮挡、光照剧变、复杂背景等长尾问题，参与自动化数据采集、清洗、标注及模型评测；

4.完成算法模型在云端服务器及边缘侧设备（如NPU、DSP、ARM等）上的移植、量化压缩与推理加速，保障系统的实时性与资源高效利用。

1.硕士及以上学历，计算机、人工智能、自动化、电子信息、数学等相关专业，具备扎实的线性代数、概率论及深度学习理论基础；

2.精通Python与C/C++编程，熟悉Linux开发环境，具备良好的数据结构、算法设计能力以及规范的代码编写习惯；

3.熟练掌握PyTorch或TensorFlow等主流深度学习框架，熟悉经典CNN及Transformer网络结构，有独立完成模型搭建、训练与调试的经验；

4.有计算机视觉/激光雷达感知算法（如目标检测、跟踪、语义分割、SLAM、BEV 感知、Occupancy Network 等）课题研究经历者优先；

5.具备模型工程化落地能力，熟悉ONNX、TensorRT、OpenVINO等推理加速工具，有模型量化（INT8/QAT）、剪枝及端侧部署调优经验，有将检测/跟踪/多模态模型部署到 NVIDIA Jetson (Orin/Xavier)、昇腾、瑞星微平台并进行调优的项目经历者优先；

6.对AI前沿技术保持强烈的好奇心与探索欲，具备优秀的逻辑分析能力、抗压韧性及跨团队协作沟通能力。

网申投递（9月-10月）

简历/笔试筛选（9月中旬-10月初）

面试考核（9月下旬-10月）

Offer签约（9月下旬开始）

1.根据架构spec，完成芯片功能/性能 C/C++模型的设计与开发，覆盖处理器、总线、Cache、外设等模块；

2.开发Test Driver 与测试用例，验证新feature 的功能正确性，并参与回归测试与问题定位；

3.基于虚拟平台框架（如 QEMU、Synopsys Virtualizer等），搭建虚拟原型，支持早期驱动与固件开发；

4.开发Reference Model，为硬件验证团队提供标准比对源，辅助RTL验证。

1.硕士及以上学历，计算机、电子信息、数学等相关专业；

2.精通C/C++，熟悉Python/Shell，掌握 Linux 开发与调试工具；

3.深入理解计算机体系结构（流水线、Cache、MMU、总线协议 AMBA 等），了解多核一致性基础；

4.了解TLM方法论，熟悉SystemC/TLM-2.0 或虚拟平台工具（如 QEMU/Gem5）者优先；

5.逻辑清晰，能独立分析问题，英语阅读能力良好，具备团队协作与跨部门沟通意识；

6.加分项：有芯片设计/验证项目经验、开源仿真器开发经验、相关学术论文或算法建模背景。

网申投递（9月-10月）

简历/笔试筛选（9月中旬-10月初）

面试考核（9月下旬-10月）

Offer签约（9月下旬开始）

1.根据架构spec，完成芯片功能/性能 C/C++模型的设计与开发，覆盖处理器、总线、Cache、外设等模块；

2.开发Test Driver 与测试用例，验证新feature 的功能正确性，并参与回归测试与问题定位；

3.基于虚拟平台框架（如 QEMU、Synopsys Virtualizer等），搭建虚拟原型，支持早期驱动与固件开发；

4.开发Reference Model，为硬件验证团队提供标准比对源，辅助RTL验证。

1.博士及以上学历，计算机、电子信息、数学等相关专业；

2.精通C/C++，熟悉Python/Shell，掌握 Linux 开发与调试工具；

3.深入理解计算机体系结构（流水线、Cache、MMU、总线协议 AMBA 等），了解多核一致性基础；

4.了解TLM方法论，熟悉SystemC/TLM-2.0 或虚拟平台工具（如 QEMU/Gem5）者优先；

5.逻辑清晰，能独立分析问题，英语阅读能力良好，具备团队协作与跨部门沟通意识；

6.加分项：有芯片设计/验证项目经验、开源仿真器开发经验、相关学术论文或算法建模背景。

网申投递（9月-10月）

简历/笔试筛选（9月中旬-10月初）

面试考核（9月下旬-10月）

Offer签约（9月下旬开始）

1.低功耗 RTL 设计与实现：负责 GPU子模块的 RTL 级低功耗编码，实施时钟门控（Clock Gating）、数据门控等策略，确保逻辑功能正确并优化动态功耗；

2.低功耗验证与检查：协助验证团队搭建低功耗感知仿真环境（Power Aware Simulation），参与 UPF 连接检查、隔离/电平转换逻辑验证及电源状态机（PST）的功能验证；

3.功耗分析与优化：利用 EDA 工具进行功耗数据提取与分析，协助定位动态功耗异常与静态漏电热点，提出 RTL 或约束层面的优化建议；

4.文档与协作：撰写低功耗设计相关文档，参与跨团队（架构、验证、后端）的技术讨论，推动低功耗方案在设计与验证阶段的落地。

1.学历与专业：硕士及以上学历，计算机、电子电路等相关专业；具备扎实的数字电路与 CMOS 电路理论基础；

2.数字设计基础：熟练掌握 Verilog/SystemVerilog 硬件描述语言，理解数字逻辑综合与静态时序分析（STA）基本原理，具备良好的代码风格；

3.低功耗专业知识：理解动态功耗与静态功耗来源，熟悉时钟门控、多电压域、电源关断（Power Gating）等低功耗技术原理；了解 UPF 2.0/3.0 标准者优先；

4.工具与脚本能力：了解主流 EDA 工具（如 Synopsys/Cadence 系列）的基本流程；掌握 Tcl、Python 或 Shell 脚本语言，具备基本的数据处理与自动化脚本编写能力；

5.综合素质：具备优秀的逻辑思维与问题解决能力，对芯片设计充满热情；具有良好的沟通协作能力，能够适应跨团队的协作节奏。

网申投递（9月-10月）

简历/笔试筛选（9月中旬-10月初）

面试考核（9月下旬-10月）

Offer签约（9月下旬开始）

1.低功耗 RTL 设计与实现：负责 GPU子模块的 RTL 级低功耗编码，实施时钟门控（Clock Gating）、数据门控等策略，确保逻辑功能正确并优化动态功耗；

2.低功耗验证与检查：协助验证团队搭建低功耗感知仿真环境（Power Aware Simulation），参与 UPF 连接检查、隔离/电平转换逻辑验证及电源状态机（PST）的功能验证；

3.功耗分析与优化：利用 EDA 工具进行功耗数据提取与分析，协助定位动态功耗异常与静态漏电热点，提出 RTL 或约束层面的优化建议；

4.文档与协作：撰写低功耗设计相关文档，参与跨团队（架构、验证、后端）的技术讨论，推动低功耗方案在设计与验证阶段的落地。

1.学历与专业：博士及以上学历，计算机、电子电路等相关专业；具备扎实的数字电路与 CMOS 电路理论基础；

2.数字设计基础：熟练掌握 Verilog/SystemVerilog 硬件描述语言，理解数字逻辑综合与静态时序分析（STA）基本原理，具备良好的代码风格；

3.低功耗专业知识：理解动态功耗与静态功耗来源，熟悉时钟门控、多电压域、电源关断（Power Gating）等低功耗技术原理；了解 UPF 2.0/3.0 标准者优先；

4.工具与脚本能力：了解主流 EDA 工具（如 Synopsys/Cadence 系列）的基本流程；掌握 Tcl、Python 或 Shell 脚本语言，具备基本的数据处理与自动化脚本编写能力；

5.综合素质：具备优秀的逻辑思维与问题解决能力，对芯片设计充满热情；具有良好的沟通协作能力，能够适应跨团队的协作节奏。

网申投递（9月-10月）

简历/笔试筛选（9月中旬-10月初）

面试考核（9月下旬-10月）

Offer签约（9月下旬开始）

1.图形流水线架构算法的设计：负责 GPU子模块的算法设计与优化、性能估算；

2.算法验证与检查：协助验证团队制定验证计划，把控时间节点；遇到具体问题，进行深入分析；

3.与其它团队深入合作：包括SOC团队，软件团队等。使得你设计或优化的算法，可以在不同平台都展现出来，包括IP/SOC/silicon，实现端到端（End to End）验证；

4.文档与协作：撰写算法与架构相关文档，参与跨团队（架构、设计、验证）的技术讨论，推动算法架构方案在设计与验证阶段的落地。

1.学历与专业：硕士及以上学历，计算机、电子电路等相关专业；具备扎实的数字电路与计算机组成结构知识基础；

2.数字设计基础：熟练掌握c/c++，熟练掌握 Verilog/SystemVerilog，具备良好的代码风格；

3.工具与脚本能力：了解linux基本命令；掌握Perl、Python 或 Shell 脚本语言，具备基本的数据处理与自动化脚本编写能力；

4.综合素质：乐观开朗、积极向上、勤奋好学、善于思考，具备优秀的逻辑思维与问题解决能力，对芯片设计或图形算法充满热情，具有良好的沟通协作能力，能够适应跨团队的协作节奏。

网申投递（9月-10月）

简历/笔试筛选（9月中旬-10月初）

面试考核（9月下旬-10月）

Offer签约（9月下旬开始）

1.Linux/Windows操作系统的GPU驱动开发；

2.Linux DRM/GPU KMD驱动软件方案设计和文档编写和代码实现；

3.Linux Mesa/GPU KMD驱动软件方案设计和文档编写和代码实现；

4.Linux /GPU KMD编译器驱动软件方案设计和文档编写和代码实现；

5.负责OpenGL、OpenGLES、Vulkan、OpenCL驱动开发；

6.Linux /GPU视频驱动软件方案设计和文档编写和代码实现。

1.硕士及以上学历，计算机相关专业；

2.熟悉计算机原理、计算机体系结构；

3.熟悉C、C++。

网申投递（9月-10月）

简历/笔试筛选（9月中旬-10月初）

面试考核（9月下旬-10月）

Offer签约（9月下旬开始）

1.负责芯片各硬件模块的性能评估与瓶颈分析。

2.设计并实现专用微基准测试例程，覆盖各种应用场景。

3.开发与维护性能分析软件工具，支持多平台数据采集与回归测试。

4.针对大模型进行计算图与算子级性能剖析，优化模型切分策略及内存/算子融合方案。

5.撰写性能分析报告、优化方案及测试文档，参与团队知识库建设。

1.计算机、电子、微电子等相关专业本科及以上学历。

2.熟悉GPU或AI加速器微架构（流处理器、缓存、内存控制器等）。

3.熟练使用CUDA或OpenCL进行高性能并行编程。

4.掌握Verilog/SystemVerilog，能阅读并理解基础RTL代码。

5.精通C/C++和Python，具备Linux开发环境下的工程化编码能力。

6.有性能调优工具（如Nsight、VTune）或深度学习框架底层经验者优先。

网申投递（9月-10月）

简历/笔试筛选（9月中旬-10月初）

面试考核（9月下旬-10月）

Offer签约（9月下旬开始）

1.在MCU/DSP/CPU/SOC（含STM32、飞腾CPU、ZYNQ等平台）下，进行BSP适配、驱动程序及应用软件的设计、开发和测试；

2.参与产品软件架构设计，独立或在技术带头人指导下完成需求分析、方案设计、功能开发、故障定位及性能优化；

3.负责嵌入式系统（Linux/欧拉/麒麟/vxWorks/锐华/翼辉等）下的驱动及内核开发，熟悉驱动模型及子模块原理，并能使用kdump、perf、kexec、crash、gdb等工具进行故障分析定位；

4.承担BMC软件开发，熟悉IPMI、Redfish等协议，有OpenBMC开发经验者优先；

5.独立完成PCIE、USB、SRIO、CAN、UART、I2C、SPI、1553B等总线接口的驱动开发与调试；

6.按开发流程输出设计与体系文档，解决设计、生产及测试中遇到的软件质量问题；

7.配合硬件人员进行板级、系统级调试及产品测试，必要时出差进行联试和排故；

8.参与其他电子类相关产品的软件设计工作。

1.硕士及以上学历，计算机、电子、通信工程、自动化、人工智能、软件等相关专业；

2.熟练掌握C/C++语言，能按编码规范编写代码，具备良好的编码习惯及软件版本管理能力（熟练使用Keil、GCC、VSCODE、GIT、SVN等工具）；

3.熟悉Makefile、Shell编程，具备嵌入式RTOS/Linux/国产操作系统开发经验或设备驱动开发经验；

4.能看懂硬件电路图，了解硬件电路设计，有FPGA/CPLD开发经验者优先；

5.具备AI编程辅助工具使用经验（如代码编写、错误检测、单元测试、文档生成），并能结合精准Prompt进行复杂bug排查、技术方案调研及代码理解者优先，具备良好的学习能力、沟通能力、知识总结能力，团队合作精神好，有较强的承压能力；

6.有电子设计竞赛经验者优先。

网申投递（9月-10月）

简历/笔试筛选（9月中旬-10月初）

面试考核（9月下旬-10月）

Offer签约（9月下旬开始）

1.负责雷达信号处理与数据处理算法的设计、开发、优化与实现；

2.完成算法仿真验证、性能评估与测试分析，确保算法满足系统性能指标；

3.与硬件及系统工程师协同，完成算法在雷达系统中的实现与集成；

4.撰写算法相关技术文档及设计说明，保障算法流程清晰、可追溯；

5.跟踪雷达信号处理、数据融合等前沿技术，推动算法能力提升和产品创新；

6.参与算法相关方案评审与系统架构设计，提升产品性能与可靠性。

1.博士学历，计算机、电子、雷达、通信、自动化等相关专业；

2.熟悉雷达系统原理及信号处理流程，具备扎实的数学建模与算法分析能力；

3.熟练掌握MATLAB，具备较强仿真建模与算法实现能力；

4.了解人工智能基础理论，有基于AI的信号处理或辅助决策经验者优先；

5.具备良好的学习能力、逻辑思维能力及团队协作意识；

6.工作认真细致，责任心强，具备良好的沟通表达能力和文档编写能力；

7.有雷达或通信系统相关项目经验者优先考虑。

网申投递（9月-10月）

简历/笔试筛选（9月中旬-10月初）

面试考核（9月下旬-10月）

Offer签约（9月下旬开始）